팀 구성
- 20231977 박범도
- 20222007 장현석
- 20212116 박준성
-
- 양자 제어를 위한 저지연 연산: 양자 상태가 유지되는 짧은 결맞음 시간(coherence time) 내에 오류를 수정해야 하므로, 마이크로초 이하의 실시간 피드백 루프가 확보되어야 함.
- 온디바이스 최적화: 수천 큐비트로 확장 가능한 양자 시스템 구축을 위해, 양자 칩 근처에서 작동하는 저전력·고효율 전용 하드웨어가 요구됨.
- 복잡한 에러 패턴 처리: Surface Code 또는 QLDPC와 같이 복잡도가 높은 양자 에러 패턴을 추론하기 위해, AI 가속 아키텍처 기반의 전용 IP 설계가 필수적임.
-
- 소프트웨어 디코딩의 한계: 기존의 소프트웨어 기반 알고리즘(MWPM 등)은 연산 복잡도가 높아 양자 상태 붕괴 전 오류 수정이 불가능한 수준의 지연 시간을 초래함.
- 범용 하드웨어의 비효율성: 일반적인 CPU 및 GPU를 활용할 경우 불필요한 연산 자원 및 전력 소모가 크며, 시스템 버스를 통한 데이터 전송 시 병목 현상이 발생하여 실시간성 확보에 한계가 존재함.
- 물리적 통합 및 확장성 부족: 범용 반도체 플랫폼은 양자 제어 신호와의 데이터 인터페이스가 최적화되지 않아, 대규모 양자 컴퓨터 시스템으로의 확장 및 SoC 통합이 용이하지 않음.
-
- OOO
- OOO