В данном проекте представлена реализация асинхронного буфера FIFO (First In, First Out).
Данное устройство предназначено для организации безопасного обмена данными между различными тактовыми доменами или функциональными блоками, работающими на разных частотах.
С документацией работы устройства можно ознакомиться по ссылке: документация.
Based on materials from VLSI Verify — Asynchronous FIFO.
Used for non-commercial educational purposes.
MIT License.